回路・基板にまつわる技術情報、技術コラムを掲載しています
プリント基板（PCB）の設計において、GND（グランド）の配置と配線は、回路が正しく動作するかどうかを左右する最も重要な要素です。多くの現場ではGNDを単なる「0Vの基準線」と考えがちですが、実際にはノイズの発生や伝達に深く関係しています。試作後のノイズ不具合による手戻りを防ぐために、まずはGND設計の本来の意味を分かりやすく解説します。
電気の理論上、GNDはどこでも完全に0Vです。しかし、実際のプリント基板にあるGNDパターンやベタGNDは、抵抗やインダクタンス（電流の流れにくさ）がゼロではありません。 基板の銅箔にはわずかな抵抗成分があるため、電流が流れると基板内の地点ごとに微小な電位差（電圧のばらつき）がどうしても発生します。この電位差こそが、回路の誤動作を引き起こす「GNDノイズ」の正体です。そのため、実際の基板設計では「GNDは電位が変動し得る配線である」という現実を前提に対策を立てる必要があります。
基板に信号を流すとき、電流は送り先の部品へ向かう「往路」だけでなく、必ず元の場所へ戻る「復路」を必要とします。この戻り電流の経路を「リターンパス」と呼びます。 電気信号は銅箔の上だけを流れるのではなく、信号線とリターンパス（GND）の間に形成される「電磁界（電気と磁気の流れ）」として空間を伝わっていきます。高周波信号などの通り道では、電流は自動的に「信号線のすぐ近くにあるGND」を通って戻ろうとします。
もしGNDプレーンにスリット（分断）や不適切なすき間があると、戻り電流が寸断され、遠くへ大きく迂回しなければならなくなります。この大きな迂回ループがアンテナの役割を果たしてしまい、試験で落とされるような強い放射ノイズを発生させる直接の原因になります。
基板内でノイズを発生させる大きな原因に「共通インピーダンス」という現象があります。これは、大きな電流が激しくオン・オフを繰り返すデジタル・電源回路のGNDと、ノイズの影響を受けやすい微弱なアナログ回路のGNDが、基板上で同じ経路を共有しているときに発生します。 デジタル側の激しい電流変動が共通のGNDを流れると、その影響でアナログ側の電位まで一緒に揺らいでしまい、正常な信号増幅などができなくなります。これらを防ぐためには、デジタルとアナログの配線エリアを明確に切り分け、GNDと信号が常にペアで配置されるようにレイアウトを徹底することが不可欠です。
プリント基板の設計段階でGNDの経路や配置を最適化できないと、実機を動かした際に深刻なノイズ問題に直面します。特に、放射エミッション試験やデバッグ段階で発覚する不具合の多くは、GND設計の不備に起因しています。ここでは、現場で多発する代表的な3つの課題について原因を具体的に解説します。
ノイズ対策として「GNDを機能ごとに分離する」手法がよく使われますが、これが不具合を招く原因になるケースが後を絶ちません。例えば、オペアンプの電圧増幅回路において、GNDを細かく分断した結果、信号線の直下にあるべきリターンパス（戻り電流の経路）まで寸断してしまう失敗です 。
信号線の下のGNDが遮断されていると、戻り電流は別のGNDを経由して大きく迂回せざるを得なくなります 。このとき、往路の信号線と迂回した復路のGND線の間に大きな電流ループが形成されます。このループがアンテナの役割を果たし、30MHz〜1000MHz帯の放射ノイズを発生させ、エミッション試験の不合格を引き起こす最大の要因となります 。
1枚の基板上にデジタル回路とアナログ回路が混在するデジアナ混載基板では、GNDのレイアウトが製品性能を直接左右します 。高速なオン・オフを行うデジタル回路の電源・GNDと、微弱な信号を扱うアナログ回路の電源・GNDは、それぞれペアで独立したエリアに配線するのが基本です 。
しかし、配置スペースの制約などからデジタル電源ICとアナログの制御系ICを基板の表裏で重なるように配置してしまったり、信号が互いのエリアに侵入したりすると、デジタル側の激しいスイッチングノイズがGNDを介してアナログ信号に直接回り込みます 。その結果、A/D変換や電圧増幅の精度が著しく低下するなどの不具合を招きます 。
多層基板において、電源プレーンとGNDプレーンが並走する構造では、目に見えない「プレーン共振」というノイズ問題が発生します 。半導体デバイスが非常に高速で動作する際、プレーン間に生じた高周波の電圧変動が電磁波として伝わります。
これが特定の周波数でプレーンの形状と一致すると「共振」が引き起こされ、基板全体が激しい共振ノイズをまき散らす状態になります 。この現象は回路図面上のチェックだけでは判別が極めて難しく、EMC試験で突然大きなスパイクノイズとして現れるため、設計者を悩ませる大きな課題となっています 。
基板のノイズトラブルを防ぎ開発納期を守るには、設計プロセスそのものの見直しが重要です。株式会社シスプロでは、回路図をただ配線するだけでなく、ノイズを根本から排除する一気通貫の設計体制をとっています 。
一般的な設計会社では、回路の接続情報（ネットリスト）通りに機械的に結線しがちですが、これではリターンパスを制御できずノイズを防げません 。 シスプロのエンジニアは、電源回路やアナログ回路の豊富な知見を保有しています 。電流がどこを通って元に戻るべきかを読み解き、適切なパターン幅の設定やGNDのエリア配置、最適な層構成を決定するため、回路設計者の意図に沿った理想的なアートワークが可能です 。
回路設計者と基板設計者の間で技術的な意図がずれていると、試作後に放射ノイズ試験（EMI試験）で不合格となり、回路の再設計や部品の再手配という大きな手戻りが発生します 。 シスプロは、回路とパターンの双方を深く理解した一気通貫体制のため、認識のズレがありません 。部品配置やリターン経路を最初から最適化して設計を行うことで、試作の手戻りリスクを未然に防ぎます 。
高度なGND設計には、理論だけでなく実践的なノウハウが不可欠です 。シスプロには、国家資格である「1級プリント配線板設計技能士」の資格を持つ専門エンジニアが6名在籍しています 。 専門エンジニアが、図研のハイエンドCAD「CR-8000」やシミュレーター「DEMITASNX」を駆使し、目に見えない電源-GNDプレーン間の共振や放射ノイズの要素を確実に特定・排除します 。これにより、高難度なデジアナ混載基板でも安定して動作する基板を提供いたします 。
アナログ回路・基板 設計製作.comが実際に行った”GND設計・ノイズ対策”の事例をご紹介いたします 。
こちらは、分析・計測機器に搭載される電圧増幅回路を用いた「センサー基板」のノイズ対策事例です 。お客様は、実機による放射電磁界エミッション試験（放射ノイズ試験）において規格値をクリアできず、原因特定と対策に苦慮されており、当社に回路図からの見直しを含めたご相談をいただきました 。
プリント基板のGND設計やノイズ対策において、実機評価段階でのEMI試験不合格や原因不明の誤動作を防ぐためには、回路の動作原理を正しくアートワークに反映できる専門会社への委託が確実な選択肢となります。アナログ回路・基板 設計製作.comを運営する株式会社シスプロは、昭和49年の創業以来、一貫して高難度なアナログ基板やデジアナ混載基板の設計・製作を手がけてまいりました 。
当社は、パターン設計（アートワーク設計）のみを行う一般的な基板設計会社とは異なり、上流の回路設計から基板製造、部品調達、部品実装、さらには完成品としての筐体設計・製作、組立配線までをワンストップで一貫対応できる体制を整えています 。 このように回路設計から製造までを一括して自社内で管理することにより、回路設計者が意図したGNDの仕様やリターンパスの空間設計を、100%アートワークに具現化することが可能です 。また、複数の業者とやり取りする手間の削減にも繋がり、お客様である購買・調達担当者様の管理負担や工数を、従来の5分の1にまで大幅に低減することをお約束いたします 。
開発のスピードを加速させるためには、試作フェーズにおける納期管理が極めて重要です。シスプロでは、高度な知識・ノウハウを持つエンジニアチームが密に連携することで、設計から実装までをスピーディーに一貫対応いたします 。 当社は開発案件における「試作基板1枚」からの製造に柔軟に対応しており、メタルマスクを使用しない実装方法や少量部品調達など、コストを抑えた試作開発が可能です 。さらに、短納期対応が可能な製造・実装協力会社との緊密なネットワークを構築しており、最短1.5日という圧倒的な短納期での基板納品実績も有しています 。試作評価でインピーダンスや特性を確認したい段階から、品質を維持した中量産まで、お客様のニーズに合わせて柔軟に対応いたします 。
GND設計の不備によるノイズに苦しんでいる方、EMC試験の手戻りを防ぎたい方は、まずは一度、アナログ回路・基板 設計製作.comへお気軽にご相談ください 。
アナログ回路・基板 設計製作.comを運営するシスプロは、
培ってきた回路・基板設計ノウハウを駆使し、皆様に高品質な基板をご提供します。
アナログ回路・基板に関するお困りごとは、私たちにお任せください。
