回路・基板にまつわる技術情報、技術コラムを掲載しています
プリント基板設計において、部品フットプリントは単なる「部品の置き場」ではありません。回路図上の部品情報を実装可能な製造データへ変換する接点であり、量産品質を左右する重要な設計資産です。回路が正しくても、フットプリントが不適切であれば、はんだブリッジ、濡れ不良、実装ズレ、リワーク性低下といった問題が発生します。
特に近年は、0.5 mm ピッチ以下のパッケージ、QFN/SON、露出パッド付き部品、高密度実装が一般化しており、フットプリントには「置けること」以上の意味が求められています。
IPC-7351では、ランドパターン設計において主にパッド幅 X、内側間隔 G、外形方向寸法 Z を基準に考え、さらにトウ・ヒール・サイドの各フィレットや部品公差、実装公差を織り込んで形状を決めます。加えて、実装密度に応じて Level A・B・C という考え方があり、同じ部品でも設計の狙いに応じてフットプリントを変える余地があります。
ただし、IPC準拠であれば常に最適というわけではありません。部品メーカー推奨値、基板メーカーの製造公差、実装委託先の印刷・搭載条件を踏まえ、標準をベースに製造条件へ寄せる姿勢が実務では重要です。
実際のフットプリント品質を左右するのは、銅箔パッドだけではありません。
1 表現、極性表現、シルク逃がしまで含めた全体設計が必要です。courtyard は部品本体とランドを含めた最小の機械的・電気的クリアランス領域であり、部品間隔やリワーク性にも影響します。
また、簡略化した部品外形や pin 1 の位置を明確に伝えるための重要な情報です。特に多ピン IC やコネクタでは、pin 1 表現が曖昧なだけで実装トラブルの温床になります。
QFN/SON のような露出パッド付きパッケージでは、外周端子だけでなく中央のサーマルパッド設計が実装品質と放熱性能を左右します。PCB 側のサーマルパッド寸法はパッケージ露出パッドと同等を基本とし、ブリッジ防止のために十分なクリアランスを確保します。
露出パッド部のペーストを 1:1 全面印刷すると、はんだ過多で部品が浮き、外周端子のオープンや傾きの原因になります。そのため、分割開口によってペースト面積を 50〜70% 程度に抑え、銅・マスク・ペーストを整合させることが重要です。
放熱目的のサーマルビアでも、径・間隔・開口設計のバランスが重要です。ビアが大きすぎるとリフロー時にはんだが吸われ、ボイド増加や裏面突出の原因になります。熱、実装、コストの三つを同時に見て設計判断を行う必要があります。
命名規則、原点ルール、3D モデル整合、pin 1 表現、推奨パッケージ別テンプレートなど、ライブラリ全体の一貫性がレビュー速度と再利用性を高めます。量産案件では、不具合知見を反映して育てる再利用資産として運用することが重要です。
以下に代表的な4種類の部品フットプリントを示します（図1〜図3）。
各図は配色を統一し、比較しやすいように整理しています。
図1に示すように、格子状パッド配列、1番ピン、引き出し用ビア、引き出し配線が設計の基準になります。
高密度実装では、配線とランド径の両立が重要になってきます。
図2に示すように、勘合方向は下から上、1番ピンは左下です。信号端子と固定金具でははんだ条件が異なるため、勘合後の空間も含めて見ておく必要があります。
図２
図3に示すように、左右パッド間隔はブリッジと濡れ不良の両方に直結します。小型部品ほど寸法差の影響が大きく、印刷精度と搭載精度を踏まえた設計が必要です。
図3 チップ部品 フットプリント図
フットプリントは小さな図形に見えて、実際には製造品質、熱設計、検査性、保守性、ライブラリ運用までを内包した重要テーマです。IPC-7351 を土台にしつつ、実装現場の条件と社内ライブラリ方針を重ねて最適化することが、強い設計につながります。
アナログ回路・基板 設計製作.comを運営するシスプロは、
培ってきた回路・基板設計ノウハウを駆使し、皆様に高品質な基板をご提供します。
アナログ回路・基板に関するお困りごとは、私たちにお任せください。
